Embedded : : Arm Architecture/: : Peripheral

PCIe states

Jay.P Morgan 2024. 11. 12. 02:29

 

 

  1.  PCIe states

 

 

  1.1  PCIe를 사용하는 디바이스 상태

 

PCIe를 사용하는 디바이스는 크게 3가지 상태가 있다.

 

D0 : 풀 가동 상태

D1/D2 : 가동하고 있지만 일부의 패킷을 처리하지 않아도 된다

D3 : 대기 상태

 

 

 

  1.2  링크의 상태

링크의 상태도 따로 설정 가능하다.

 

Initalization mode : PCIE link는 active와 pending으로 열거, PCIE 전원 관리 허용 안함

Active mode : PCIE link is active 호스트와 디바이스에서 패킷이 교환됨

Actice mode and Tx Idle mode : PCIE link는 active 하지만 link의 Tx 섹션은 Idle 상태

L0S_ENTR_LATENCY

Inactive mode : Tx와 Rx 섹션은 idle (L1_ENTR_LATENCY)

Low power mode : host software를 인터페이스 비활성화전에 low power mode로 세팅

Disable mode : PCIE 링크가 완전히 비활성화 (clock, power 모두)

 

L0 : 완전 활성 상태 or 전기 Idle 상태

L1 : 저전력 대기, 휴면 상태 - 활성화 된 경우 클럭전원관리(CLKREQ#)에서 허용하는 경우를 제외하고

모든 공급 장치와 참조 클록 구성 요소가 완전히 활성화, Tx 및 Rx가 꺼져 있거나 유휴 상태 일 수 있음

L2 : 절전 상태, 모든 클럭과 주 전원 공급 장치가 꺼져 가장 높은 유휴 상태 절전을 제공

L3 : 링크 꺼짐 상태

 

 

L1상태에서 생각보다 전력 소모량이 많아 L1ss 라고 하는 하위 상태가 승인되었는데

이는 (디바이스)시스템 펌웨어 업데이트에서 설정가능하다.

 

 

 

  1.3  L1과 L1ss의 차이점

 

L1 : 진입 시 참조 클럭을 비활성화 할 수 있다. 하지만 PHY의 모든 아날로그 회로를 끄진 않는다. 이는 유휴 감지를 위해 전력을 소비한다.

L1ss : PHY의 아날로그 회로를 끄는데 사용이 가능하다. (추가 핀이나 다른 구현이 필요할 수 있다)

 

'Embedded : : Arm Architecture > : : Peripheral' 카테고리의 다른 글

UFS : Universal Flash Storage 개요  (0) 2024.11.20
PCIe 용어와 특징  (0) 2024.11.12
PCIe Interrupt  (0) 2024.11.12
DSI / CSI  (0) 2024.11.07
MCU : DIE, PAD, Drive Strength, Pad Level, Hysteresis  (0) 2024.05.04