Electronic Artist

◈ XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션 PLL과 High Speed IO ExYocto Project XMODEL을 활용한 PLL(Phase-Locked Loop) 회로의 아날로그 모델링 및 시뮬레이션 과정을 다룹니다. 1. PLL의 기본 개념 및 구조 • PLL의 정의: 주기적인 클락 신호를 생성하고 외부 레퍼런스 클락과 위상을 동기화하는 회로입니다. • 주요 구성 요소 • Phase Detector (PD): 위상 오차 측정 • Charge Pump (CP): 오차 보정 전류 생성 • Loop Filter: 신호 안정화 • VCO (Voltage Controlled Oscillator): 전압에 따른 주파수 생성 2. 블록..

토론토 대학교의 Ali Sheikholeslami 교수가 진행한 지터(Jitter)와 위상 잡음(Phase Noise)에 관한 기초 강의 내용입니다. ◈ 지터(Jitter)와 위상 잡음(Phase Noise) 1. 지터의 정의 및 분류 • 지터(Jitter): 시간의 불확실성(Timing Uncertainty)을 의미하며, 데이터 통신 및 클록 생성에서 성능(비트 오류율, BER)에 직접적인 영향을 미칩니다. • 종류 • 절대 지터(Absolute Jitter): 이상적인 클록 대비 시간 편차. • 상대 지터(Relative Jitter): 두 비이상적인 클록 간의 시간 차이. • 결정론적 지터(Deterministic Jitter): 정현파 지터(Sinus..

◈ Cadence Virtuoso를 이용한 45nm CMOS 공정의 2단 Op-Amp 단계별 설계 45nm CMOS 공정을 사용하여 2단 연산 증폭기(Two-Stage Op-Amp)를 설계하는 과정을 단계별로 설명합니다. 주요 내용은 다음과 같습니다. 1. 설계 사양 및 초기 단계 • 전원 전압(VDD): 1.2V • 입력 공통 모드 범위(ICMR): 0.4V ~ 900mV • 위상 마진(Phase Margin): 60도 이상 확보 • 보상 커패시터(CC): 안정성을 위해 1pF로 설정 2. 회로 설계 과정 • 테일 전류원(M5) 설계: 슬루율(Slew Rate)과 연계하여 테일 전류를 25μA로 설정 • 입력 단(M1, M2): 트랜스컨덕턴스(gm)를 계산하고 ..

음향 에코 캔슬러(AEC, Acoustic Echo Cancellation) 시스템에서 LMS(Least Mean Squares) 알고리즘은 스피커에서 출력된 오디오 신호가 공간을 거쳐 마이크로 다시 유입되는 음향 에코 경로(Acoustic Echo Path)를 실시간으로 추적하고 상쇄하는 핵심 적응 필터로 사용됩니다.AEC 환경에서 LMS 알고리즘이 어떻게 동작하며, 어떤 한계점과 실무적 보완책이 적용되는지 정리해 드립니다.1. AEC 시스템 모델과 LMS의 역할핸즈프리 통화나 차량 내 IVI(In-Vehicle Infotainment) 시스템에서는 스피커로 재생되는 상대방의 음성(Far-end signal)이 차내 공간(Room Impulse Response)을 타고 마이크로 유입되어 에코를 발생시킵..

◈ LSM (Least MEan Squares) Algorithm Intro LMS 알고리즘은 적응 필터(Adaptive Filter) 분야에서 가장 널리 사용되는 대표적인 최적화 알고리즘입니다. 1959년 버나드 위드로(Bernard Widrow)와 테드 호프(Ted Hoff)가 개발했으며, 신호의 통계적 특성이 시간에 따라 변하거나 사전에 완벽히 알려지지 않은 환경에서 평균 제곱 오차(MSE, Mean Square Error)를 실시간으로 최소화하도록 필터 가중치를 갱신합니다. 핵심 수학적 원리 및 수식LMS 알고리즘은 복잡한 행렬 역산 없이 확률적 경사 하강법(Stochastic Gradient Descent, SGD)을 사용하여 매 샘플 시점에서 오차의 제곱을 줄이는 방향으로 계수를 조금씩 업..

*ETH 취리히*의 *Taekwang Jang* 교수가 아날로그 회로의 **에너지 효율을 극대화**하기 위한 4가지 혁신적인 회로 아이디어를 소개하는 강연입니다. 전통적인 설계 방식의 한계를 넘어서는 새로운 접근법을 제시합니다.## 주요 내용 정리* **에너지 효율적인 스위치드 커패시터(SC) 증폭기 (02:12-22:28)**: * 기존의 *GM/ID* 기반 능동 증폭기 대신 수동 소자 기반의 증폭기를 사용하여 노이즈 효율(NEF)을 개선합니다. * 능동 피드백 회로를 이용한 **임피던스 부스팅(Impedance Boosting)** 기법으로 입력 임피던스 문제를 해결하며, *플리커 노이즈*가 없는 동작이 가능합니다.* **저전력 저항 센서 인터페이스 (22:29-29:36)**: * ..

이 영상은 *Boris Murmann* 교수가 강의한 **CMOS 트랜지스터 사이징(Transistor Sizing)** 및 **Gm/ID 설계 방법론**에 대한 마스터클래스입니다. 전통적인 제곱 법칙(Square-law) 모델의 한계를 넘어 현대 나노미터 공정에서 효율적인 회로 설계를 수행하는 체계적인 접근법을 다룹니다.## 주요 내용 및 설계 철학* **Spice Monkey 경계 (4:02-5:00)**: 시뮬레이션 결과에만 의존하여 무작위로 수치를 조정하는 'Spice Monkey'가 아닌, **물리학적 기초**와 **회로 설계의 직관**을 갖춘 설계자가 될 것을 강조합니다.* **Gm/ID 설계법의 핵심 (9:36-12:00)**: 기존의 과도 전압(VOV) 방식보다 **Gm/ID**를 설계 변..

디지털 통신에서 **펄스 성형(Pulse Shaping)**의 필요성과 **심볼 간 간섭(ISI, Inter-Symbol Interference)** 문제를 해결하기 위한 **나이퀴스트 기준(Nyquist Criteria)**을 다룹니다.### 1. 펄스 성형과 ISI 문제 (0:01 - 11:31)* **ISI(심볼 간 간섭)**: 대역 제한이 있는 채널에서 직사각형 펄스를 보낼 때, 펄스가 시간적으로 퍼지면서 인접한 심볼과 겹쳐 신호 판별 오류를 일으키는 현상입니다.* **펄스 성형의 필요성**: 대역 제한 채널 내에서 ISI를 최소화하기 위해 전송할 신호의 형태를 적절히 조절하는 과정이 필요합니다.### 2. 나이퀴스트 기준 (11:33 - 22:48)* **시간 도메인 기준**: 샘플링 시점에서 ..

* image: https://www.mdpi.com/2079-9292/12/2/257 ◈ SERDES와 DSP 현대 와이어라인 트랜시버(Wireline Transceiver)의 복잡한 매개변수들을 **최적화(Co-optimization)**하여 고속 통신 성능을 극대화하는 방법을 다룹니다. 주요 내용은 다음과 같습니다.**1. 시스템 공동 최적화의 중요성 (0:09 - 1:29)*** 현대의 트랜시버는 수십 개의 변수가 상호작용하는 복잡한 디지털 모뎀입니다.* ADC 해상도, 등화(Equalization) 복잡도, 아날로그 프론트 엔드(AFE) 설정을 통합적으로 최적화할 때 전력 효율과 성능 면에서 큰 이점을 얻을 수 있습니다.**2. 오류 정정 코드(FEC)와 오류 패턴 (1:29 - 4:07)..

◈ PI based CDR 이 영상은 PI(Phase Interpolator, 위상 보간기) 기반 CDR(Clock and Data Recovery, 클럭 및 데이터 복원기)의 원리와 장점을 설명합니다. 기존의 PLL(Phase-Locked Loop) 기반 CDR이 가진 단점을 극복하기 위한 대안으로 PI 기반 CDR의 특징을 다룹니다.### 1. PI 기반 CDR의 핵심 개념 (0:56 - 3:12)* **PI(위상 보간기)**: 입력된 다중 위상 클럭을 참조하여 원하는 위상의 클럭을 생성합니다. VC-DO(전압 제어 지연 발진기)와 달리 여러 위상 클럭을 입력으로 받아 보간(Interpolation)을 수행합니다.* **동작 원리**: 디지털 루프 필터를 사용하여 입력 데이터와 PI에서 생성된 위상..