Electronic Artist

HBM 넘어 '3D 적층' HBS 시대 열린다?… "AI 꿈의 반도체, 주인공은 삼전-SK하닉 될 것"

HBM 넘어 '3D 적층' HBS 시대 열린다?… "AI 꿈의 반도체, 주인공은 삼전-SK하닉 될 것"[머니가이드 for 영올드 Ep.33 김정호] 이 영상은 'HBM의 아버지'로 불리는 KAIST 김정호 교수가 출연하여, AI 반도체 시대의 핵심 기술인 HBM(고대역폭 메모리)과 차세대 메모리 기술인 HBF, HBS의 미래를 진단하는 내용을 담고 있습니다. 주요 핵심 내용 • AI와 메모리의 상관관계: 김 교수는 "AI의 성능은 곧 메모리의 성능"이라고 정의합니다. 인공지능이 발전할수록 방대한 데이터를 빠르게 처리해야 하므로, GPU보다 메모리의 역할이 더욱 중요해지고 있습니다. • 차세대 메모리 로드맵 • HBM (High Bandwidth Memory): D램을 수직으로 쌓..

[Tool] Synopsys와 Cadence

EDA 전체 시장에서 Synopsys와 Cadence 등의 점유율 비교 1. 글로벌 EDA 시장 점유율: 2024년과 2025년가장 비교하기 좋은 자료는 IDC를 인용한 2024년 시장 집계와 SemiAnalysis의 2025년 추정치입니다. 다만 두 자료는 집계 범위가 완전히 같지는 않습니다. 2024년 기준으로 Synopsys와 Cadence가 각각 약 30%를 차지하고, Siemens EDA까지 합치면 약 77%입니다. Ansys 인수 효과를 반영하면 Synopsys의 사업 범위가 더 커집니다. 이 자료는 순수 EDA 소프트웨어뿐 아니라 반도체 IP 및 관련 사업 매출도 포함합니다. 따라서 위의 2024년 수치와 직접적인 시장점유율 변화로 해석해서는 안 됩니다. 2. 업체별 경쟁력은 어..

1. High-Speed SerDes EQ DSP Algorithm High-speed SerDes(Serializer/Deserializer)의 EQ(Equalization)에서 사용하는 DSP 알고리즘은 LMS 하나만 있는 것이 아닙니다. 실제 설계에서는 채널 특성 추정 → 초기 EQ 설정 → 적응형 EQ → 최적화 및 트래킹 순서로 발전시키는 것이 일반적입니다.먼저, SerDes의 EQ는 보통 다음 블록으로 나뉘며, 각 블록에서 사용하는 알고리즘이 다릅니다. • TX FFE: 송신단에서 ISI(Inter-Symbol Interference)를 보상 • RX CTLE: 아날로그 주파수 응답을 보상 • RX FFE: 선형 필터로 잔류 ISI를 보상 • RX DFE: 이전 심볼의 판정값..

◈ SRAM·DDR5·GDDR7 먼저, SRAM·DDR5·GDDR7은 같은 종류의 비교 대상이 아닙니다 * SRAM: 데이터를 저장하는 셀의 종류입니다.* DDR5: PC·서버의 메인 메모리에 사용하는 DRAM 표준입니다.* GDDR7: GPU의 그래픽·AI 연산용 고속 DRAM 표준입니다. 즉, DDR5와 GDDR7은 모두 DRAM입니다. SRAM과 DRAM은 셀 구조가 다르고, DDR5와 GDDR7은 DRAM을 어떻게 구성하고 데이터를 전송하는지가 다릅니다. SRAM, DDR5, GDDR7은 모두 데이터를 저장하는 메모리이지만, 셀 구조와 속도, 집적도, 전력 특성, 사용 목적이 크게 다릅니다.핵심부터 말씀드리면, SRAM은 CPU 캐시처럼 지연시간이 짧은 메모리, DDR5는 CPU의 메인 메모리,..

◈ PCI Express(PCIe), Ethernet, MIPI 등 High-Speed Interface 기술의 원리와 과제 Robert Feranec과 전문가 Anton Unakafov가 출연하여 PCI Express(PCIe), Ethernet, MIPI 등 현대의 고속 신호 인터페이스 기술의 원리와 당면 과제를 심도 있게 설명합니다. 1. PCI Express의 발전과 신호 전송 • 데이터 전송 속도가 수 기가비트에서 수백 기가비트로 비약적으로 향상되었습니다. • 전송 효율을 높이기 위해 단순한 NRZ(0, 1) 방식에서 PAM4(4단계 신호) 방식으로 변화하며 복잡도가 증가했습니다. • 신호 품질을 유지하기 위한 이퀄라이제이션(Equalization) 기술의 중요성이 커지고 있..

◈ 임베디드 리눅스 시스템에서 MIPI DSI(Display Serial Interface)를 주요 디스플레이 인터페이스로 사용하는 방법 Toradex의 소프트웨어 팀 리더인 Marcel Ziswiler가 임베디드 리눅스 시스템에서 MIPI DSI(Display Serial Interface)를 주요 디스플레이 인터페이스로 사용하는 방법과 그 설계 과정에 대해 설명하는 기술 발표입니다. 1. 주요 내용 요약 • MIPI DSI 소개 : 모바일 산업용으로 개발된 고속, 저전력, 저EMI(전자기 간섭) 디스플레이 인터페이스인 MIPI DSI의 사양과 물리 계층(D-PHY)에 대해 설명합니다. • 디스플레이 어댑터 설계 : Toradex의 최신 시스템 온 모듈(Verdin 제품군)을 기반으로 한..

◈ Making OpenSource USB C Industrial HQ camera with Lattice FPGA, Cypress FX3 C Mount IMX477 오픈소스 USB-C 산업용 카메라를 직접 설계하고 제작하는 과정을 상세히 다루고 있습니다. 이 카메라는 모듈형으로 설계되어 센서, FPGA, USB 컨트롤러 보드를 자유롭게 교체할 수 있는 것이 특징입니다. 1. 주요 구성 요소 • 카메라 모듈: C 마운트 렌즈를 사용할 수 있으며, 3D 프린터(FDM 방식)로 제작된 인클로저 내부에 세 개의 PCB(USB 보드, FPGA 보드, 센서 보드)가 적층되어 있습니다. • 주요 칩셋: Cypress FX3 (CYUSB3014) USB 3.0 컨트롤러와 Lattice Crosslink..

◈ Signal Integrity(SI)에 대한 이해 신호 무결성(Signal Integrity, SI)의 기본 개념과 고속 디지털 설계에서 이것이 왜 중요한지를 설명합니다. 1. 신호 무결성의 정의 • 신호 무결성: 신호 체인(송신기, 채널, 수신기)이 과도한 왜곡 없이 정보를 전달하는 능력입니다. • 고속 디지털 설계: 신호의 상승 시간(rise time)이 짧아질수록(나노초 이하) 신호 무결성 문제가 발생하기 쉽습니다. 디지털 신호는 여러 주파수 성분의 합으로 구성되므로, 모든 성분이 동일하게 전달되어야 왜곡이 방지됩니다. 2. 채널의 주요 신호 저하 요인채널(PCB 트레이스 등)에서 신호가 변질되는 주요 원인은 다음과 같습니다. • 임피던스 불일치: 트레이스 경로의 ..

◈ SERDES Clocking and Equalization for High-Speed Serial Links, Jack Kenney (IEEE SSCS) Jack Kenney가 High-Speed Serial Links에서 사용되는 클럭킹(Clocking)과 등화(Equalization) 기술에 대해 설명합니다. 1. Serial Link와 아이 다이어그램 • 직렬 링크의 목적: 서로 다른 IC 간의 플립플롭 사이에서 데이터를 가장 적은 핀과 낮은 전력으로 정확하게 전송하는 것입니다. • 아이 다이어그램(Eye Diagram): 다중 주기 파형을 겹쳐서 만든 결과물로, 단위 구간(UI), 수직/수평 아이 열림(Eye Opening) 등을 통해 데이터 전송 품질과 샘플링 시점을 평가합..

◈ Understanding MIPI (by Synopsys) Synopsys에서 제공하는 모바일 시장의 핵심 기술인 MIPI(Mobile Industry Processor Interface) 프로토콜에 대한 개요를 설명합니다. 모바일 기기의 고해상도 디스플레이, 고성능 카메라, 데이터 대역폭 요구사항을 충족하기 위한 인터페이스 솔루션을 다룹니다. 1. 주요 MPIP 프로토콜 • MIPI CSI-2 (Camera Serial Interface): 이미지 센서와 애플리케이션 프로세서 간의 효율적인 저전력 데이터 전송을 담당합니다. 멀티 메가픽셀 카메라를 지원하며, 패킷 기반 데이터 전송 및 오류 감지 기능을 포함합니다. • MIPI DSI (Display Serial Interface): ..