R&D Stories: Automotive Audio Bus 시작하기 (3부)
3. R&D Stories: Automotive Audio Bus 시작하기 (3부)
3.1 A2B 설계
일반적인 A2B 데이터 전송 속도는 49.152Mbps입니다. 이 시리즈의 첫 번째 부분에서 언급했듯이, 여기서는 데이터 전송 속도를 50Mbps로 반올림합니다. 이 데이터 전송 속도는 49.152MHz의 기본 주파수에 해당하며, 이 또한 50MHz로 반올림됩니다.
ADI는 특정 사용 사례에 맞춰 비용 최적화된 다양한 IC 변형 제품을 제공합니다. 대부분의 설계에서는 모든 기능을 지원하는 AD2428을 사용할 것입니다. 여기서는 AD2428 부품 번호를 모든 변형 제품을 대표하는 것으로 사용하지만, 다른 버전의 경우 기능 및 회로를 수정해야 할 수 있음을 이해해야 합니다. 이 글에서는 자동차 분야를 중심으로 기능을 설명하지만, 소비자, 상업용 또는 전문가용 오디오 기기 등 다양한 분야에서의 사용 사례도 고려합니다.
3.2 와이어 레벨에서의 A2B 비트
ADI 트랜시버의 기본 인터페이스는 저전압 차동 신호(LVDS)이며, 세부 사항에는 몇 가지 차이점이 있습니다. 1990년대 중반에 출시된 LVDS는 고속 직렬 링크를 통해 디지털 데이터를 전송하는 데 많은 응용 분야에서 사용됩니다[1]. 밸런스 오디오와 마찬가지로, 서로 180° 위상차가 있는 두 개의 라인을 사용하여 데이터를 전송합니다. 이는 잡음 내성을 향상시키고, 고속 디지털 신호의 경우 단일 종단 구성에 비해 트위스트 페어 와이어를 사용하면 방사 전자기 간섭(EMI)을 최소화합니다.
관련 주파수 대역에서 디지털 신호는 무선 주파수(RF)와 1/0의 조합으로 생각하는 것이 더 적절하며, 임피던스 매칭 또한 중요한 고려 사항입니다. 오디오 주파수 대역에서는 임피던스가 일반적으로 전압 전달을 최대화하는 측면(오디오 인터커넥트)에서만 중요합니다. 무선 주파수 대역에서는 임피던스 불일치로 인해 신호 반사가 발생하여 파형이 왜곡되고 EMI가 증가합니다. 수 메가헤르츠에 불과한 AES/EBU 또는 SPDIF 인터페이스를 사용하는 사용자라면 데이터시트에서 요구되는 임피던스 사양을 본 적이 있을 것입니다. 특히 긴 배선을 사용하는 경우, (공칭) 50MHz A2B 주파수에서는 데이터를 정확하게 전송하기 위해 임피던스 매칭이 필수적입니다.
LVDS는 전기적 인터페이스만을 설명할 뿐, 그 용도를 나타내는 것은 아닙니다. A2B의 경우 데이터는 맨체스터 인코딩 방식으로 전송되는데, 이를 통해 수신단은 비트의 위치를 파악하는 데 필요한 클록 신호를 쉽게 복구할 수 있습니다. 맨체스터 인코딩은 클록 에지를 이용하여 데이터를 인코딩하며, 상승하는 에지는 0, 하강하는 에지는 1로 간주합니다. 따라서 수신기는 특정 시점의 신호 레벨을 파악하는 대신, 이전과 이후의 상태만 알면 되므로 하드웨어 설계가 훨씬 간편해집니다. 맨체스터 인코딩은 DC 밸런스 방식이므로 AC 커플링이 가능하며, 이는 팬텀 전원 설계를 간소화합니다. 또한 클록 신호 추출도 용이합니다.
그림 1은 하드웨어에서 캡처한 실제 파형을 보여줍니다. 특수 차동 프로브(아시다시피, 여러분이 마지막으로 구입한 차보다 비싼 그런 프로브입니다)를 사용한 매우 넓은 대역폭(이 경우 200MHz)의 오실로스코프로 포착한 것은 아니지만, 실제 파형이 어떻게 생겼는지 보여드리고자 합니다.
A2B를 이해하는 데 있어 중요한 또 다른 요소는 그림 2에 나타난 신호의 스펙트럼입니다. 피크는 예상대로 (대략) 50MHz에 위치하고, 3차 고조파는 150MHz에 나타납니다. 100MHz 부근의 스파이크는 실제로 인근 FM 방송국의 신호이며, 테스트 도구와 시스템에 대한 정확한 이해가 얼마나 중요한지를 보여줍니다. 그렇지 않으면 이 경우 잘못된 2배 클럭 신호가 회선을 통해 유입되었다고 오해할 수 있습니다.
데이터가 다양한 패턴을 생성하기 때문에 피크가 넓게 나타납니다. 이론적인 스펙트럼은 신호 특성으로부터 계산할 수 있지만, A2B를 사용하기 위해 필요한 정보는 아닙니다. 몇 메가헤르츠 이하의 주파수 대역에는 신호 에너지가 거의 없으므로, ADI에서 권장하는 회로에 사용된 필터 구성 요소를 이해하는 데 도움이 될 것입니다.
또한 케이블 길이 제한이 단순히 구동 강도의 문제만은 아니라는 것을 알 수 있습니다. 마스터 노드는 모든 데이터를 다운스트림으로 전송하고(48kHz 프레임당 1024비트 주기가 할당되므로 1비트 주기는 20.3나노초입니다) 업스트림 데이터를 20.83마이크로초 이내에 모두 수신해야 합니다. Cat 5 케이블의 전파 지연은 미터당 약 5나노초입니다. 40m 길이 제한은 양방향으로 200나노초, 총 400나노초(약 20비트 주기)의 지연을 의미합니다.
각 노드는 데이터를 수신하고 다시 클럭을 조정하여 출력해야 하며, 이 과정에 소요되는 시간은 일반적으로 9비트 주기입니다. 총 10개의 노드를 사용하면 180비트 주기가 필요합니다. 케이블 지연과 노드 지연을 고려하면 물리적 문제로 인한 지연을 처리하는 데 약 200비트 주기가 필요하며, 나머지 약 800비트 주기는 헤더, 제어 정보 및 오디오 데이터에 사용됩니다. 이 비트 주기는 업스트림과 다운스트림 방향에 할당됩니다.
3.3 A2B 아날로그 섹션
고속 디지털 신호와 아날로그 RF 신호 모두에서 소스와 부하의 임피던스 정합이 필수적입니다[2]. 많은 차동 디지털 시스템은 100Ω 임피던스를 사용하며, 트위스트 페어 케이블(예: CAT5)을 사용하면 저비용으로 이 요구 사항을 쉽게 충족할 수 있습니다. IC 입력단에 100Ω 저항 하나만 연결해도 정합 종단 요구 사항을 충족하지만, 대부분의 설계에서는 두 개의 50Ω 저항을 사용하고, 중앙 연결부를 대용량 커패시터를 통해 AC 접지합니다. 이렇게 하면 공통 모드 제거(CMR)가 향상되고 DC 전류 소모가 없습니다. 이 방식의 장점에 대한 자세한 내용은 이전 참고 문헌을 참조하십시오.
표준 LVDS는 일반적으로 단방향이지만 A2B는 양방향으로 작동하므로 양방향 데이터 전송을 수용하기 위해 케이블 양 끝에 종단 저항이 필요합니다.
그림 3은 ADI에서 권장하는 회로를 보여줍니다. 이 도면에는 버스에서 팬텀 전원을 추출하는 부품과 로컬 전원 공급 슬레이브에 필요한 기타 부품은 포함되어 있지 않습니다. 자세한 내용은 ADI [3]에서 확인할 수 있습니다. 맨체스터 인코딩은 DC를 제거하므로 시스템은 용량성 결합이 가능합니다. 두 개의 10nF 커패시터가 이러한 목적을 수행하며, 50MHz에서 XC는 0.3Ω 미만이므로 데이터 신호 측면에서는 이 커패시터를 하나의 전선으로 간주할 수 있습니다. 이 설명에서는 AD2428 A2B 트랜시버에 필요한 DC 오프셋은 무시합니다.
예리한 독자라면 아마도 가장 먼저 120Ω 종단 저항 두 개를 보고 "잠깐, 종단 임피던스는 100Ω이어야 한다고 하지 않았나?"라고 생각했을 것입니다. 실제로 (어느 정도는) 맞습니다. 그림 3의 다른 구성 요소들도 해당 주파수 범위에서 임피던스를 변화시킵니다.
중요한 점은 AD2428이 일반적인 LVDS 부품이 아니라는 것입니다. AD2428은 내부에 100Ω 저항 두 개를 포함하고 있으며, 칩 외부의 커패시터를 통해 AC 접지되어 있습니다. 즉, 각 측면에서 100Ω 또는 120Ω의 임피던스가 존재합니다. 또한 12pF와 27pF 커패시터로 인한 병렬 임피던스가 있으며, 이 모든 것을 합치면 50MHz에서 약 50Ω이 됩니다. 이는 차동 회로이므로 차동 임피던스는 약 100Ω입니다.
이 포트는 양방향입니다. AD2428이 송신할 때의 차동 소스 임피던스도 200Ω이고 필터 네트워크의 특성도 동일하므로, 결과적으로 100Ω의 소스 임피던스가 생성됩니다.
이 회로의 시간 영역 및 주파수 영역에서의 동작에 대한 자세한 내용과 직접 실험을 위해 다운로드할 수 있는 LTSpice 파일은 참고문헌 [4]에 설명되어 있습니다. 분량 제한으로 인해 LTSpice 모델은 이 문서에 포함하지 않았습니다.
시뮬레이션은 '쓰레기 입력은 쓰레기 출력(GIGO)' 모델의 영향을 받을 수 있지만, 적절한 주파수 범위와 1차 기생 성분을 갖는 (대부분) 이상적인 부품의 사용으로 유용한 결과를 얻을 수 있습니다. 그림 4는 그림 1에서 측정한 것과 동일한 설계의 시뮬레이션에서 얻은 A2B 신호 예시를 보여줍니다. 그림 5는 커넥터에서 트랜시버 핀까지의 A2B 신호 경로에 대한 주파수 응답을 보여줍니다. 이 시뮬레이션은 그림 3의 두 복사본(하나는 송신용, 다른 하나는 수신용)과 상호 연결 CAT5 케이블에 대한 간단한 모델을 사용합니다.
ADI의 A2B 설계 가이드는 A2B 신호에 대한 레이아웃 조언을 제공하며, 제어 임피던스 차동 설계로 처리해야 한다는 지침을 포함합니다. 그림 3의 아날로그 필터 설계는 고차 고조파를 제한하지만, 대역폭이 50MHz 데이터의 최소 3차 고조파까지 확장된다고 가정하는 것이 좋습니다. 맨체스터 코딩 스프레드를 고려하면 최대 200MHz까지 확장됩니다.
FR-4 PCB 재질에서 200MHz의 파장은 700mm입니다. 파장/10이라는 경험 법칙을 사용하여 임계 트레이스 길이를 계산하면 70mm 미만의 트레이스는 문제가 되지 않습니다. 이는 대부분의 A2B 레이아웃에 비해 긴 길이입니다. EMI를 고려한다면 500MHz 대역폭까지 고려해야 하며, 이 경우 임계 길이는 27mm가 되어 많은 A2B 설계의 범위에 속합니다. 분산 종단(즉, 그림 3의 120Ω 저항과 AD2428 내부의 100Ω 저항)으로 인해 레이아웃에서 목표로 해야 할 임피던스가 정확히 얼마인지 의문이 들지만, ADI는 100Ω을 권장하며, 광범위한 다른 분석 없이는 100Ω이 적절한 권장 사항일 것입니다.
길이 규칙과 관계없이 차동 신호이므로 공통 모드 노이즈가 차동 모드로 변환되는 것을 방지하고 EMI를 최소화하기 위해 양극 및 음극 차동 신호는 모든 구성 요소, 레이아웃 및 배선 측면에서 일치해야 합니다.
3.4 A2B 트랜시버 장치
방대한 배경 자료를 살펴본 끝에 드디어 ADI에서 A2B 시스템 구축용으로 판매하는 실제 칩을 살펴보게 되었습니다. 자세한 내용은 데이터시트에 있으므로 여기서는 간단히 요약만 제공합니다. 그림 6은 칩의 내부 기능과 일부 연결을 요약하여 보여줍니다. 실제 설계 세부 사항은 ADI 웹사이트에서 제공하는 자료를 참조하십시오.
이 칩은 넓은 전압 범위에서 동작하며, 데이터시트상 최저 전압 한계는 3.7V이지만, 팬텀 전원을 공급하려면 5V가 더 현실적인 최저 전압 한계입니다. 쇼트키 다이오드의 전압 강하는 무시했으며, 팬텀 전원이 공급되는 슬레이브 노드의 경우 VSS는 0V가 아닙니다[5]. 이 칩에는 LVDS 섹션용 3.3V 레귤레이터와 칩 내부 로직용 1.9V 레귤레이터, 이렇게 두 개의 내부 레귤레이터가 포함되어 있습니다. I/O 섹션(I2S, I2C, GPIO)은 주변 장치의 전압 요구 사항에 맞춰 1.9V 또는 3.3V로 전원을 공급받을 수 있습니다. 레귤레이터는 칩에 전원을 공급하고 주변 장치 칩에 약 25mA의 전류를 제공하기에 충분한 전류를 공급하지만, 실제 시스템 설계에서는 더 정확한 계산이 필요합니다.
A2B 버스 신호(그림 6 오른쪽 참조)에 대한 자세한 내용은 이 글의 두 번째 부분(2020년 11월)에서 다루었습니다. CM 핀은 각각 4.7µF 커패시터를 통해 접지에 연결되며 (고주파수에서 ESR을 줄이기 위해 더 작은 커패시터도 사용됨), 칩 내부의 AC 종단 회로의 일부입니다. 이 회로는 100Ω 저항 두 개를 사용하며, 필요한 50Ω 저항을 얻기 위한 나머지 절반은 그림 3에 표시된 회로망을 통해 제공됩니다.
I2C 포트는 칩이 A2B 마스터 노드로 동작할 때는 I2C 슬레이브로, A2B 슬레이브 노드로 동작할 때는 I2C 마스터로 작동할 수 있습니다. 슬레이브 노드에서는 I2C 멀티마스터 모드로도 동작할 수 있어, A2B 호스트로부터 메시지를 송수신해야 하는 프로세서가 필요한 경우 하드웨어 설계를 간소화할 수 있습니다.
대부분의 칩과 마찬가지로, 신호 기능은 다중화되어 추가적인 I/O 확장기 없이도 다양한 사용 사례를 지원할 수 있도록 설계되었습니다. GPIO 라인은 A2B 호스트로의 인터럽트 역할을 할 뿐만 아니라, A2B 마스터 노드와 하나 이상의 슬레이브 노드 간의 가상화된 GPIO 연결을 지원할 수 있습니다.
AD2428에는 입력용과 출력용으로 각각 한 쌍씩, 총 두 세트의 I2S 데이터 라인이 있습니다. 모든 라인은 16비트 또는 32비트 워드 크기의 TDM32 모드까지 지원합니다. 입력 라인 쌍은 PDM 입력에도 사용할 수 있습니다. AD2428은 전용 비트 클록 및 프레임 동기 핀을 제공합니다. 마스터 클록이 필요한 ADC 또는 DAC의 경우 IO7 핀을 사용할 수 있습니다. 이 핀은 PDM 클록도 제공합니다. ADI는 EMI를 줄이기 위해 I2S 출력 핀에 33Ω 직렬 종단 저항과 27pF 저역 통과 필터를 사용할 것을 권장합니다. I2S 또는 PDM 연결이 점대점이 아니거나 큰 임피던스 불연속(예: 리본 케이블)을 통과하는 경우, 전체 시스템 설계 맥락에서 이 권장 사항을 고려해야 합니다.
고성능 아날로그 입력 및 출력을 위해 A2B를 사용하려는 경우 AD2428 데이터시트에서 주의해야 할 사항이 하나 있습니다. 바로 비정상적으로 높은 I2S 주기 지터입니다[6]. 일반적인 값은 1.57nsec RMS(노드 홉 1개)에서 10개 노드로 구성된 체인의 끝에서는 2.70nsec RMS(일반)/5.5nsec RMS(최대)까지 다양합니다. 우수한 내부 위상 고정 루프(PLL)를 갖춘 ADC 및 DAC는 어느 정도의 지터를 처리할 수 있지만, AD2428의 지터 스펙트럼이 데이터시트에 정의되어 있지 않아 실제 영향[7]을 파악하기는 어렵습니다. 또한 A2B 버스가 사용되는 데이터 슬롯에 따라 유휴 시간이 다르기 때문에 지터는 데이터 및 사용 사례에 따라 달라질 수 있다고 가정하는 것이 합리적입니다. 슬레이브 노드의 PLL은 다운스트림 데이터가 전송될 때만 마스터와 동기화할 수 있습니다.
추가적인 설계 변경을 피하기 위해 고성능 오디오 애플리케이션은 프로토타입을 제작하고 완벽하게 특성화하여 I2S 지터에 대한 개선이 필요한지 여부를 판단해야 합니다. 필요한 클럭 기능을 제공하는 IC는 이미 시중에 나와 있습니다.
AD2428에는 A2B 버스와 I2S 인터페이스에 각각 하나씩, 총 두 개의 "지터 추가" 기능이 포함되어 있습니다. 이는 주기적인 신호의 에너지를 더 넓은 대역폭에 분산시켜 EMC 테스트를 통과하는 데 도움을 주는 기능입니다. 하지만 고품질 오디오 애플리케이션에서는 이 기능 사용을 권장하지 않습니다. 그 이유는 다음과 같습니다. 1) 고품질 디지털 오디오 시스템은 지터를 최소화해야 하며, 2) 총 방사 에너지는 동일하므로 지터(대역폭)를 얼마나 추가하든 저레벨 아날로그 회로에서 기생 EMI를 유발하기 때문입니다. 청각적 효과는 다소 달라질 수 있지만, 애초에 문제가 발생하지 않도록 예방하는 것이 최선입니다.
3.5 실제 제품은 어떨까요?
이 글의 세 번째 부분에서는 실제 PCB를 살펴보면서 이론, 설계 규칙, 회로가 실제 제품에서 어떻게 구현되는지 알아보겠습니다. 그림 7은 Clockworks Signal Processing의 A2B 모듈 중 하나를 주요 부분과 함께 보여줍니다. 이 모듈은 A2B 실험을 용이하게 하기 위해 설계되었습니다. 모든 부품이 한쪽 면에 배치되어 있고 0402 부품은 전혀 사용되지 않으며(주로 0603 및 0805 부품 사용), 따라서 PCB 공간을 최대한 활용할 수 있습니다. 양면에 부품을 배치하고 더 작은 부품을 사용하여 컴팩트하게 설계하면 절반의 공간으로도 구현할 수 있습니다. 이 모듈은 마스터 또는 슬레이브로 작동할 수 있습니다. 특정 작동 모드(로컬 전원 또는 버스 전원 선택 포함)를 목표로 설계할 경우 필요한 부품 수를 줄일 수 있습니다.
3.6 요약
이 글에서는 ADI AD242x 칩의 전기 인터페이스에 대한 세부 사항을 살펴보았습니다. 인터페이스에 필요한 수동 부품에 대한 지침도 제공했습니다. 이 시리즈의 마지막 편에서는 개발 및 평가 시스템 구축에 사용할 수 있는 도구와 하드웨어를 살펴보겠습니다. aX
참고문헌
[1] “저전압 차동 신호”, 위키피디아
[2] H. Johnson 및 M. Graham, 고속 신호 전파, Advanced Black Magic, Prentice Hall, 2003.
[3] AD241x, AD242x, 참조 회로도, Rev 2.1, Analog Devices, 2019년 8월.
[4] 기술 노트 및 LTSpice 파일, Clockworks Signal Processing
[5] B. LaMacchia, “자동차 오디오 버스 시작하기(2부): A2B 기능 이해”, audioXpress, 2020년 11월.
[6] J. Dunn, “지터 이론”, Audio Precision 기술 노트 TN-23, 2000.
[7] “기술 노트008 A2B I2S 클록 지터”, Clockworks Signal Processing,
출처
ADI의 A2B 메인 웹 페이지는 부품 정보, ADI 도구 및 설계 정보 링크를 제공합니다. http://www.analog.com/en/applications/technology/a2b-audio-bus.html
이 기사는 원래 2020년 12월 audioXpress에 게재되었습니다.
[1] “Low-voltage differential signaling,” Wikipedia
[2] H. Johnson and M. Graham, High-Speed Signal Propagation, Advanced Black Magic, Prentice Hall, 2003.
[3] AD241x, AD242x, Reference Schematics, Rev 2.1, Analog Devices, August 2019.
[4] Tech Note and LTSpice files, Clockworks Signal Processing
[5] B. LaMacchia, “Getting Started with Automotive Audio Bus (Part 2): Understanding A2B Features,” audioXpress, November 2020.
[6] J. Dunn, “Jitter Theory,” Audio Precision Tech Note TN-23, 2000.
[7] “Tech Note008 A2B I2S Clock Jitter,” Clockworks Signal Processing,
Sources
ADI’s main A2B web page provides links to part information, ADI tools, and design information, www.analog.com/en/applications/technology/a2b-audio-bus.html
'Project ES > : : Peripheral' 카테고리의 다른 글
| A2B 오디오 버스: 10년과 3세대의 역사 (1) | 2026.02.16 |
|---|---|
| R&D Stories: Automotive Audio Bus 시작하기 (4부) (0) | 2026.02.16 |
| R&D Stories: Automotive Audio Bus 시작하기 (2부) (0) | 2026.02.12 |
| R&D Stories: Automotive Audio Bus 시작하기 (1부) (1) | 2026.02.12 |
| SoC와 DSP 연결: A2B (0) | 2026.02.10 |